時脈抖動包容 (Jitter Tolerance)

群聯的PHY在RX時脈抖動包容 度測試表現上遠超PCIe-SIG規範，而PS5016-E16控制晶片所搭載的SerDes更是以超出官方規格10倍的優異表現助力該解決方案成就PCIe Gen4世代的效能突破。

合規測試 (Compliance Testing)

搭載群聯 PCIe Gen4 SerDes PHY的PS5016-E16控制晶片在推出不久後迅速成為AMD PCIe Gen4平台的業內認證標準，而後續接踵而至的各代PHY也持續以相同的卓越表現滿足系統前端需求及規範。

SATA SSD

IP List

SATA PHY
DDR PHY
REGVDT
FPHY IO
GPIO
PLL
SATA Controller

PCIe SSD

IP List

PCIe PHY
ONFi PHY
PLL
REGVDTOSCTS
GPIO
Flash IO
Power Switch
Noise Generator
NVMe Controller

eMMC

IP List

eMMC Host I/O
FPHY IO
PLL
Noise Generator
GPIO

USB

IP List

USB 3.0 PHY
PLL
Regulator
Voltage Detector
Power Switch
ONFi PHY
GPIO
USB Controller

UFS

IP List

MPHY
FPHY
Voltage Regulator
Voltage Detector
Oscillator
Thermal Sensor
Noise Generator
GPIO
Power Switch
Unipro
UFS Controller

SD

IP List

DLL
REGVDTOSC
FPHY IO

SmartRefresh™

閒置模式時對NAND快閃記憶體進行掃描糾錯。

SmartFlush™

敏銳判斷閒置區間並適時下沖DRAM緩存資料至NAND以防止數據遺失。

高適性損耗均衡機制
(Adaptive Wear Leveling)

以高效判斷機制及時監控NAND各單元健康及退化狀況，並適當調整使用率以延長整體壽命。

針對低成本、消費級、企業級
及資料中心等應用需求
客製1KB/2KB/4KB LDPC糾正碼

提供業界領先的
錯誤糾正性能

針對SLC、MLC、2D/3D TLC
和QLC等不同NAND科技節點
支援編碼率調配

適用於多種高速介面標準的
可擴展式LDPC架構設計

獨特的編碼結構
能同時成就硬體精簡化
及出色的校正力度

 
低複雜度編碼算法

 
低面積與低功耗並行

於FPGA測試中可達1e^-17
無法修正位元錯誤率(UBER)
仍無錯誤平層(Error Floor)

整合新式數位訊號處理(DSP)
和錯誤處理(error-handling)技術，
使NAND可靠度最大化

NAND

群聯自行開發並驗證所有NAND控制晶片IP，並確保其皆適配最新的ONFI及Toggle介面標準及規格

DDR

群聯自主設計DDR及LPDDR控制晶片IP，包含DDR4及其後業界標準

MRAM

群聯為業界首家開發企業級固態硬碟控制晶片MRAM介面IP的製造商

電子熔斷保護措施

埋在抗X光透視金屬層下的一次性編程墊子熔斷器(OTP eFuse) 及先進的反熔絲裝置 (Anti-fuse)

安全開機 (Secure Boot)

基於密碼簽章認證及硬體信任根(RoT)機制的安全開機流程

安全下載 (Secure Download)

帶有回滾保護及金鑰撤銷機制的韌體下載流程

安全錯誤排除 (Secure Debug)

除錯端口預設保持鎖定直至RSA解鎖

各類加速器

RSA • SHA-512
AES-256 XTS
DRBG (NIST SP800-90A)

各式認證

FIPS 140-2 (已認證)
FIPS 140-3 (可認證)