频率抖动包容 (Jitter Tolerance)

群联的PHY在RX频率抖动包容 度测试表现上远超PCIe-SIG规范，而PS5016-E16控制芯片所搭载的SerDes更是以超出官方规格10倍的优异表现助力该解决方案成就PCIe Gen4世代的效能突破。

合规测试 (Compliance Testing)

搭载群联 PCIe Gen4 SerDes PHY的PS5016-E16控制芯片在推出不久后迅速成为AMD PCIe Gen4平台的业内认证标准，而后续接踵而至的各代PHY也持续以相同的卓越表现满足系统前端需求及规范。

SATA SSD

IP List

SATA PHY
DDR PHY
REGVDT
FPHY IO
GPIO
PLL
SATA Controller

PCIe SSD

IP List

PCIe PHY
ONFi PHY
PLL
REGVDTOSCTS
GPIO
Flash IO
Power Switch
Noise Generator
NVMe Controller

eMMC

IP List

eMMC Host I/O
FPHY IO
PLL
Noise Generator
GPIO

USB

IP List

USB 3.0 PHY
PLL
Regulator
Voltage Detector
Power Switch
ONFi PHY
GPIO
USB Controller

UFS

IP List

MPHY
FPHY
Voltage Regulator
Voltage Detector
Oscillator
Thermal Sensor
Noise Generator
GPIO
Power Switch
Unipro
UFS Controller

SD

IP List

DLL
REGVDTOSC
FPHY IO

SmartRefresh™

闲置模式时对NAND闪存进行扫描纠错。

SmartFlush™

敏锐判断闲置区间并适时下冲DRAM缓存数据至NAND以防止数据遗失。

高适性损耗均衡机制
(Adaptive Wear Leveling)

以高效判断机制及时监控NAND各单元健康及退化状况，并适当调整使用率以延长整体寿命。

针对低成本、消费级、企业级
及数据中心等应用需求
客制1KB/2KB/4KB LDPC纠正码

提供业界领先的
错误纠正性能

针对SLC、MLC、2D/3D TLC
和QLC等不同NAND科技节点
支持编码率调配

适用于多种高速接口标准的
可扩展式LDPC架构设计

独特的编码结构
能同时成就硬件精简化
及出色的校正力度

 
低复杂度编码算法

 
低面积与低功耗并行

于FPGA测试中可达1e^-17
无法修正位错误率(UBER)
仍无错误平层(Error Floor)

整合新式数字讯号处理(DSP)
和错误处理(error-handling)技术，
使NAND可靠度最大化

NAND

群联自行开发并验证所有NAND控制芯片IP，并确保其皆适配最新的ONFI及Toggle接口标准及规格

DDR

群联自主设计DDR及LPDDR控制芯片IP，包含DDR4及其后业界标准

MRAM

群联为业界首家开发企业级固态硬盘控制芯片MRAM接口IP的制造商

电子熔断保护措施

埋在抗X光透视金属层下的一次性编程垫子熔断器(OTP eFuse) 及先进的反熔丝装置 (Anti-fuse)

安全开机 (Secure Boot)

基于密码签章认证及硬件信任根(RoT)机制的安全开机流程

安全下载 (Secure Download)

带有回滚保护及密钥撤销机制的韧体下载流程

安全错误排除 (Secure Debug)

除错端口预设保持锁定直至RSA解锁

各类加速器

RSA • SHA-512
AES-256 XTS
DRBG (NIST SP800-90A)

各式认证

FIPS 140-2 (已认证)
FIPS 140-3 (可认证)